Téknologi bungkusan mangrupikeun salah sahiji prosés anu paling penting dina industri semikonduktor. Numutkeun bentuk pakét, éta tiasa dibagi kana pakét stop kontak, pakét gunung permukaan, pakét bga, pakét ukuran chip (CSP), pakét modul chip tunggal (SCM, celah antara kabel dina papan sirkuit dicitak (PCB). jeung sirkuit terpadu (IC) papan Pad cocog), pakét modul multi-chip (MCM, nu bisa ngahijikeun chip hétérogén), pakét tingkat wafer (WLP, kaasup kipas-kaluar pakét tingkat wafer (FOWLP), permukaan mikro Gunung. komponén (microSMD), jeung sajabana), pakét tilu diménsi (micro bump pakét interconnect, TSV pakét interconnect, jsb), pakét sistem (SIP), sistem chip (SOC).
Bentuk bungkusan 3D utamana dibagi kana tilu kategori: tipe dikubur (kubur alat dina wiring multi-lapisan atawa dikubur dina substrat), tipe substrat aktip (integrasi wafer silikon: kahiji ngahijikeun komponén jeung substrat wafer pikeun ngabentuk substrat aktip. ; lajeng ngatur garis interkonéksi multi-lapisan, sarta ngumpul chip séjén atawa komponén dina lapisan luhur) jeung tipe tumpuk (wafers silikon tumpuk jeung silikon wafers, chip tumpuk jeung wafer silikon, sarta chip tumpuk jeung chip).
Métode interkonéksi 3D kalebet beungkeutan kawat (WB), chip flip (FC), ngalangkungan silikon via (TSV), konduktor pilem, jsb.
TSV sadar interkonéksi nangtung antara chip. Kusabab garis interkonéksi nangtung gaduh jarak anu paling pondok sareng kakuatan anu langkung luhur, langkung gampang ngawujudkeun miniaturisasi, kapadetan luhur, kinerja tinggi, sareng bungkusan struktur hétérogén multifungsi. Dina waktu nu sarua, éta ogé bisa interconnect chip bahan béda;
ayeuna, aya dua jenis téknologi manufaktur microelectronics ngagunakeun prosés TSV: bungkusan circuit tilu diménsi (integrasi IC 3D) jeung bungkusan silikon tilu diménsi (integrasi 3D Si).
Beda antara dua bentuk nyaéta:
(1) Bungkusan sirkuit 3D merlukeun éléktroda chip disiapkeun kana nabrak, sarta nabrak anu interconnected (kabeungkeut ku beungkeutan, fusi, las, jsb), sedengkeun bungkusan silikon 3D mangrupakeun interkonéksi langsung antara chip (beungkeutan antara oksida jeung Cu). -Cu beungkeutan).
(2) Téknologi integrasi sirkuit 3D tiasa dihontal ku beungkeutan antara wafer (bungkusan sirkuit 3D, bungkusan silikon 3D), sedengkeun beungkeutan chip-to-chip sareng beungkeutan chip-to-wafer ngan ukur tiasa dihontal ku bungkusan sirkuit 3D.
(3) Aya sela antara chip terpadu ku prosés bungkusan circuit 3D, sarta bahan diéléktrik kudu dieusian pikeun nyaluyukeun konduktivitas termal jeung koefisien ékspansi termal tina sistem pikeun mastikeun stabilitas sipat mékanis jeung listrik tina sistem; euweuh sela antara chip terpadu ku prosés bungkusan silikon 3D, sarta konsumsi kakuatan, volume, sarta beurat chip leutik, sarta kinerja listrik alus teuing.
Prosés TSV bisa ngawangun jalur sinyal nangtung ngaliwatan substrat jeung nyambungkeun RDL dina luhureun jeung handap substrat pikeun ngabentuk jalur konduktor tilu diménsi. Ku alatan éta, prosés TSV mangrupa salah sahiji cornerstones penting pikeun ngawangun struktur alat pasip tilu diménsi.
Numutkeun urutan antara tungtung hareup garis (FEOL) jeung tungtung tukang garis (BEOL), prosés TSV bisa dibagi kana tilu prosés manufaktur mainstream, nyaéta, via munggaran (ViaFirst), via tengah (Via Tengah) jeung via panungtungan (Via Tukang) prosés, ditémbongkeun saperti dina gambar.
1. Via prosés etching
Prosés via etching mangrupakeun konci pikeun manufaktur struktur TSV. Milih prosés etching cocog bisa éféktif ngaronjatkeun kakuatan mékanis jeung sipat listrik TSV, sarta salajengna patali jeung reliabiliti sakabéh TSV alat tilu diménsi.
Ayeuna, aya opat TSV mainstream ngaliwatan prosés etching: Deep Reactive Ion Etching (DRIE), etching baseuh, poto-ditulungan etching éléktrokimia (PAECE) jeung pangeboran laser.
(1) Jero Reaktif Ion Etching (DRIE)
Etching ion réaktif jero, ogé katelah prosés DRIE, nyaéta prosés etching TSV paling ilahar dipake, nu utamana dipaké pikeun ngawujudkeun TSV via struktur kalawan rasio aspék tinggi. Prosés etching plasma tradisional umumna ngan bisa ngahontal hiji jero etching sababaraha microns, kalawan laju etching low sarta kurangna etching mask selectivity. Bosch parantos ngadamel perbaikan prosés anu saluyu dina dasar ieu. Ku ngagunakeun SF6 salaku gas réaktif jeung ngaleupaskeun gas C4F8 salila prosés etching salaku panyalindungan passivation pikeun sidewalls, prosés DRIE ningkat cocog pikeun etching rasio aspék tinggi vias. Ku alatan éta, disebut oge prosés Bosch sanggeus manggihan na.
Angka di handap ieu mangrupikeun poto rasio aspék anu luhur ngaliwatan dibentuk ku etching prosés DRIE.
Sanajan prosés DRIE loba dipaké dina prosés TSV alatan controllability alus na, disadvantage nya éta flatness sidewall goréng jeung defects wrinkle scallop ngawangun bakal kabentuk. cacad ieu leuwih signifikan lamun etching rasio aspék tinggi vias.
(2) Etching baseuh
Etching baseuh ngagunakeun kombinasi topeng jeung etching kimiawi pikeun etch ngaliwatan liang. Solusi etching paling ilahar dipake nyaeta KOH, nu bisa etch posisi dina substrat silikon nu teu ditangtayungan ku topéng, kukituna ngabentuk struktur ngaliwatan-liang nu dipikahoyong. Etching baseuh nyaéta prosés etching ngaliwatan-liang pangheubeulna dimekarkeun. Kusabab léngkah prosésna sareng alat-alat anu diperyogikeun kawilang saderhana, éta cocog pikeun produksi masal TSV kalayan béaya rendah. Sanajan kitu, mékanisme etching kimiawi na nangtukeun yén ngaliwatan-liang dibentuk ku metoda ieu bakal kapangaruhan ku orientasi kristal tina wafer silikon, sahingga etched ngaliwatan-liang non-vertikal tapi némbongkeun fenomena jelas luhur lega tur handap sempit. Cacat ieu ngabatesan aplikasi etching baseuh dina manufaktur TSV.
(3) Photo-assisted electrochemical etching (PAECE)
Prinsip dasar poto-ditulungan éléktrokimia etching (PAECE) nyaéta ngagunakeun sinar ultraviolét pikeun ngagancangkeun generasi pasangan éléktron-liang, kukituna accelerating prosés etching éléktrokimia. Dibandingkeun jeung prosés DRIE loba dipaké, prosés PAECE téh leuwih cocog pikeun etching ultra-badag rasio aspék ngaliwatan-liang struktur leuwih gede ti 100: 1, tapi disadvantage nya éta controllability of etching jero leuwih lemah batan DRIE, sarta téhnologi na bisa. merlukeun panalungtikan salajengna jeung perbaikan prosés.
(4) pangeboran laser
Éta béda ti tilu métode di luhur. Metodeu pangeboran laser mangrupakeun metoda fisik murni. Ieu utamana ngagunakeun-énergi tinggi laser irradiation mun ngalembereh tur menguap bahan substrat di wewengkon dieusian pikeun fisik ngawujudkeun ngaliwatan-liang konstruksi TSV.
Liang-liang anu dibentuk ku pangeboran laser ngagaduhan rasio aspék anu luhur sareng témbok sisi dasarna nangtung. Sanajan kitu, saprak pangeboran laser sabenerna ngagunakeun pemanasan lokal pikeun ngabentuk ngaliwatan-liang, tembok liang TSV bakal kapangaruhan négatip ku karuksakan termal jeung ngurangan reliabiliti.
2. prosés déposisi lapisan liner
Téknologi konci sanés pikeun manufaktur TSV nyaéta prosés déposisi lapisan liner.
Prosés déposisi lapisan liner dipigawé sanggeus ngaliwatan-liang ieu etched. Lapisan liner anu disimpen sacara umum nyaéta oksida sapertos SiO2. Lapisan liner perenahna antara konduktor internal TSV sareng substrat, sareng utamina maénkeun peran ngasingkeun bocor arus DC. Salian depositing oksida, panghalang jeung lapisan siki ogé diperlukeun pikeun ngeusian konduktor dina prosés salajengna.
Lapisan liner anu diproduksi kedah nyumponan dua syarat dasar ieu:
(1) tegangan ngarecahna lapisan insulating kedah minuhan sarat kerja sabenerna TSV;
(2) lapisan nu disimpen téh kacida konsisten tur mibanda adhesion alus pikeun tiap lianna.
Gambar di handap ieu nunjukkeun poto lapisan liner anu disimpen ku déposisi uap kimia ditingkatkeun plasma (PECVD).
Prosés déposisi perlu disaluyukeun sasuai pikeun prosés manufaktur TSV béda. Pikeun prosés ngaliwatan-liang hareup, prosés déposisi suhu luhur bisa dipaké pikeun ngaronjatkeun kualitas lapisan oksida.
Déposisi suhu luhur has tiasa dumasar kana tetraethyl orthosilicate (TEOS) digabungkeun sareng prosés oksidasi termal pikeun ngabentuk lapisan insulasi SiO2 kualitas luhur anu konsisten. Pikeun prosés ngaliwatan-liang tengah jeung balik ngaliwatan-liang, saprak prosés BEOL geus réngsé salila déposisi, metoda-suhu low diperlukeun pikeun mastikeun kasaluyuan jeung bahan BEOL.
Dina kaayaan ieu, suhu déposisi kedah dugi ka 450 °, kalebet panggunaan PECVD pikeun neundeun SiO2 atanapi SiNx salaku lapisan insulasi.
Métode umum séjén nyaéta ngagunakeun déposisi lapisan atom (ALD) pikeun neundeun Al2O3 pikeun kéngingkeun lapisan insulasi anu langkung padet.
3. Prosés keusikan logam
Prosés ngeusian TSV dilaksanakeun langsung saatos prosés déposisi liner, nyaéta téknologi konci sanés anu nangtukeun kualitas TSV.
Bahan anu tiasa dieusi kalebet polysilicon doped, tungsten, nanotube karbon, sareng sajabana gumantung kana prosés anu dianggo, tapi anu paling mainstream masih dilapis tambaga, sabab prosésna parantos dewasa sareng konduktivitas listrik sareng termalna kawilang luhur.
Numutkeun bédana distribusi laju electroplating na dina liang ngaliwatan, éta bisa utamana dibagi kana subconformal, conformal, superconformal tur handap-up métode electroplating, ditémbongkeun saperti dina gambar.
electroplating subconformal ieu utamana dipaké dina tahap awal panalungtikan TSV. Ditémbongkeun saperti dina Gambar (a), Cu ion disadiakeun ku éléktrolisis ngumpul di luhur, bari handap insufficiently supplemented, nu ngabalukarkeun laju electroplating di luhur ngaliwatan-liang leuwih luhur batan nu handap luhur. Ku alatan éta, luhureun ngaliwatan-liang bakal ditutup sateuacanna sateuacan eta tos rengse kaeusi, sarta rongga badag bakal kabentuk di jero.
Diagram skéma sareng poto tina metode electroplating conformal dipidangkeun dina Gambar (b). Ku mastikeun supplementation seragam ion Cu, laju electroplating di unggal posisi dina ngaliwatan-liang dasarna sarua, jadi ngan hiji kelim bakal ditinggalkeun di jero, sarta volume batal leuwih leutik batan metoda electroplating subconformal, jadi éta loba dipaké.
Dina raraga salajengna ngahontal éfék keusikan bébas void, metoda electroplating superconformal diusulkeun pikeun ngaoptimalkeun metoda electroplating conformal. Ditémbongkeun saperti dina Gambar (c), ku ngadalikeun suplai ion Cu, laju keusikan di handap rada luhur batan nu di posisi séjén, kukituna optimizing gradién hambalan tina laju keusikan ti handap ka luhur pikeun sakabéhna ngaleungitkeun kelim kénca. ku metoda electroplating conformal, ku kituna pikeun ngahontal keusikan tambaga logam lengkep batal-gratis.
Metodeu electroplating handap-up bisa dianggap salaku kasus husus tina metoda super-conformal. Dina hal ieu, laju electroplating iwal handap diteken ka enol, sarta ngan electroplating nu laun dilaksanakeun ti handap ka luhur. Salian kauntungan batal bébas tina metoda electroplating conformal, metoda ieu ogé bisa éféktif ngurangan waktu electroplating sakabéh, ku kituna geus loba diajarkeun dina taun panganyarna.
4. téhnologi prosés RDL
Prosés RDL mangrupa téhnologi dasar indispensable dina prosés bungkusan tilu diménsi. Ngaliwatan prosés ieu, interconnections logam bisa dijieun dina dua sisi substrat pikeun ngahontal tujuan redistribution port atawa interkonéksi antara bungkusan. Ku alatan éta, prosés RDL loba dipaké dina kipas-in-kipas-kaluar atawa sistem bungkusan 2.5D/3D.
Dina prosés ngawangun alat tilu diménsi, prosés RDL biasana dipaké pikeun interconnect TSV pikeun ngawujudkeun rupa-rupa struktur alat tilu diménsi.
Ayeuna aya dua prosés RDL mainstream. Kahiji dumasar kana polimér photosensitive sarta digabungkeun jeung electroplating tambaga jeung prosés etching; nu séjén dilaksanakeun ku cara maké prosés Cu Damaskus digabungkeun jeung PECVD jeung prosés polishing mékanis kimia (CMP).
Di handap ieu bakal ngenalkeun jalur prosés mainstream tina dua RDL ieu masing-masing.
Prosés RDL dumasar kana polimér photosensitive ditémbongkeun dina gambar di luhur.
Mimiti, lapisan PI atanapi BCB dilapis dina permukaan wafer ku rotasi, sareng saatos pemanasan sareng curing, prosés photolithography dianggo pikeun muka liang dina posisi anu dipikahoyong, teras etching dilaksanakeun. Salajengna, sanggeus nyoplokkeun photoresist nu, Ti sarta Cu anu sputtered on wafer ngaliwatan prosés déposisi uap fisik (PVD) salaku lapisan panghalang jeung lapisan siki, mungguh. Salajengna, lapisan munggaran RDL dijieun dina lapisan Ti / Cu kakeunaan ku ngagabungkeun photolithography na electroplating prosés Cu, lajeng photoresist nu dihapus sarta kaleuwihan Ti na Cu anu etched jauh. Malikan deui léngkah-léngkah di luhur pikeun ngabentuk struktur RDL multi-lapisan. Metoda ieu ayeuna leuwih loba dipaké di industri.
Métode séjén pikeun manufaktur RDL utamana dumasar kana prosés Cu Damaskus, anu ngagabungkeun prosés PECVD sareng CMP.
Beda antara métode ieu jeung prosés RDL dumasar kana polimér photosensitive nyaeta dina hambalan kahiji manufaktur unggal lapisan, PECVD dipaké pikeun deposit SiO2 atanapi Si3N4 salaku lapisan insulating, lajeng jandela kabentuk dina lapisan insulating ku photolithography na. etching ion réaktif, sarta Ti / Cu panghalang / lapisan siki jeung konduktor tambaga anu sputtered mungguh, lajeng lapisan konduktor ieu thinned kana ketebalan diperlukeun ku Prosés CMP, nyaéta, lapisan RDL atanapi lapisan ngaliwatan-liang kabentuk.
Gambar di handap ieu mangrupakeun diagram skéma jeung poto tina cross-bagian RDL multi-lapisan diwangun dumasar kana prosés Cu Damaskus. Ieu bisa dititénan yén TSV munggaran disambungkeun ka ngaliwatan-liang lapisan V01, lajeng tumpuk ti handap ka luhur dina urutan RDL1, ngaliwatan-liang lapisan V12, sarta RDL2.
Unggal lapisan RDL atawa ngaliwatan-liang lapisan dijieun dina urutan nurutkeun metoda luhur.Kusabab prosés RDL merlukeun pamakéan prosés CMP, ongkos manufaktur na leuwih luhur batan prosés RDL dumasar kana polimér photosensitive, jadi aplikasi na relatif low.
5. téhnologi prosés IPD
Pikeun pembuatan alat tilu diménsi, salian langsung integrasi on-chip on MMIC, prosés IPD nyadiakeun jalur teknis sejen leuwih fleksibel.
Alat pasip terpadu, ogé katelah prosés IPD, ngahijikeun sagala kombinasi alat pasip kaasup induktor on-chip, kapasitor, résistor, konverter balun, jsb dina substrat anu misah pikeun ngabentuk perpustakaan alat pasip dina bentuk papan transfer anu tiasa flexibly disebut nurutkeun sarat desain.
Kusabab dina prosés IPD, alat pasip diproduksi sareng langsung diintegrasikeun dina papan transfer, aliran prosésna langkung saderhana sareng langkung murah tibatan integrasi on-chip IC, sareng tiasa diproduksi sacara masal sateuacanna salaku perpustakaan alat pasip.
Pikeun manufaktur alat pasip tilu diménsi TSV, IPD bisa éféktif offset beungbeurat biaya prosés bungkusan tilu diménsi kaasup TSV na RDL.
Salian kaunggulan ongkos, kaunggulan sejen tina IPD nyaeta kalenturan tinggi na. Salah sahiji kalenturan IPD digambarkeun dina rupa-rupa métode integrasi, sakumaha ditémbongkeun dina gambar di handap ieu. Salian dua métode dasar langsung ngahijikeun IPD kana substrat pakét ngaliwatan prosés flip-chip ditémbongkeun saperti dina Gambar (a) atawa prosés beungkeutan ditémbongkeun saperti dina Gambar (b), lapisan sejen IPD bisa terpadu kana hiji lapisan. tina IPD ditémbongkeun saperti dina Gambar (c) - (e) pikeun ngahontal rentang lega tina kombinasi alat pasip.
Dina waktos anu sami, sapertos anu dipidangkeun dina Gambar (f), IPD tiasa dianggo deui salaku papan adaptor pikeun langsung ngubur chip terpadu di dinya pikeun langsung ngawangun sistem bungkusan dénsitas tinggi.
Nalika ngagunakeun IPD pikeun ngawangun alat pasip tilu diménsi, prosés TSV sareng prosés RDL ogé tiasa dianggo. Aliran prosés dasarna sarua jeung métode processing integrasi on-chip-disebutkeun di luhur, sarta moal diulang; bédana nyaéta yén saprak objék integrasi dirobah tina chip ka dewan adaptor, teu kudu mertimbangkeun dampak prosés bungkusan tilu diménsi dina aréa aktip tur lapisan interconnection. Ieu salajengna ngakibatkeun kalenturan konci sejen tina IPD: rupa-rupa bahan substrat bisa flexibly dipilih nurutkeun sarat desain alat pasip.
Bahan substrat anu sayogi pikeun IPD henteu ngan ukur bahan substrat semikonduktor umum sapertos Si sareng GaN, tapi ogé keramik Al2O3, keramik co-dipecat suhu rendah / suhu luhur, substrat kaca, jsb. Fitur ieu sacara efektif ngalegaan kalenturan desain pasip. alat terpadu ku IPD.
Contona, struktur induktor pasip tilu diménsi terpadu ku IPD bisa ngagunakeun substrat kaca pikeun éféktif ngaronjatkeun kinerja induktor nu. Kontras jeung konsép TSV, ngaliwatan-liang dijieun dina substrat kaca disebut oge vias-kaca (TGV). Poto induktor tilu diménsi anu diproduksi dumasar kana prosés IPD sareng TGV dipidangkeun dina gambar di handap ieu. Kusabab résistansi substrat kaca langkung luhur tibatan bahan semikonduktor konvensional sapertos Si, induktor tilu diménsi TGV gaduh sipat insulasi anu langkung saé, sareng leungitna sisipan anu disababkeun ku pangaruh parasit substrat dina frékuénsi luhur langkung alit tibatan anu induktor tilu diménsi TSV konvensional.
Di sisi séjén, logam-insulator-logam (MIM) kapasitor ogé bisa dijieun dina substrat kaca IPD ngaliwatan prosés déposisi pilem ipis, sarta interconnected kalawan TGV tilu diménsi induktor pikeun ngabentuk struktur filter pasip tilu diménsi. Ku alatan éta, prosés IPD boga poténsi aplikasi lega pikeun ngembangkeun alat pasip tilu diménsi anyar.
waktos pos: Nov-12-2024